低信号レベルのアナログ回路や低電源レール電圧を使用するデジタル設計に依存するワイヤレス接続などのアプリケーションでは、DC レールの品質がシステムのパフォーマンスを維持するための鍵となります。変換効率、出力精度、安定性、ラインおよび負荷レギュレーションに加えて、DC レールの品質は、固有のノイズや動的負荷変化に対する過渡応答などの要因にも依存します。
しかし、アナログ・デバイセズの堅牢な Silent Switcher シリーズは、数世代にわたる開発を経て、適切に適用されれば、必要な低ノイズ DC 出力と超高速過渡応答を提供できる成熟したテクノロジーになりました。
この記事では、これらの使いやすい高性能DC/DCスイッチングレギュレータの紹介とその利点、解決できる問題点を中心に紹介します。この記事では、アナログ・デバイセズのアプリケーションを例として、これらのスイッチング・レギュレータの性能を最大化する方法を説明します。
サイレントスイッチャーシリーズ
アナログ・デバイセズの Silent Switcher シリーズ DC/DC スイッチング レギュレータは、第 3 世代に進化しました。第 1 世代製品 Silent Switcher 1 は、主にスイッチングレギュレータに関連する高周波ノイズを低減するために使用されます。この世代の製品には、低電磁干渉 (EMI)、高効率、および高スイッチング周波数 (小型の関連デバイスに適しています) という 3 つの主要な利点があります。
その後、アナログ・デバイセズは Silent Switcher 2 をリリースしました。この製品は、前世代の機能を維持し、統合された高精度コンデンサを追加して、よりコンパクトな外観を採用し、プリント基板 (PC ボード) レイアウトの影響を排除しています。
第 3 世代の製品 Silent Switcher 3 は、前 2 世代のユニークな機能を継承しています。この製品には、高速過渡応答と低周波数範囲での超低ノイズという利点もあります (図 1)。
Analog Devices の Silent Switcher DC/DC レギュレータ (クリックして拡大)。
図 1: Silent Switcher DC/DC レギュレータの各世代は、前世代の特徴と機能を保持し、新しい機能と機能を追加しています。 (画像出典: アナログ・デバイセズ)
シンプルなスイッチャーのノイズソリューション
前 2 世代の製品の低ノイズ特性を達成するために、設計者はさまざまなノイズ源を研究し、ノイズ源をバイパス、最小化、さらには除去するための革新的な方法を模索しました。これには多面的なアプローチが必要です。たとえば、スイッチモード電源の主なノイズ源は、定常電流の流れではなく、電流のスイッチング動作です。従来のスイッチ モード レギュレータ トポロジには、サーマル ループと呼ばれる電流パスが存在します。熱ループは、空気中に放射され、EMI を引き起こす高周波ノイズの主な発生源です。第一世代の Silent Switcher DC/DC レギュレータは、革新的に熱回路を 2 つの対称的な電流回路に分割しました。これにより、逆極性の 2 つの磁場が生成され、放射ノイズが大幅に打ち消されます。
Silent Switcher 2 は、入力コンデンサを IC パッケージに直接統合することにより、重要な熱回路を可能な限り最小限に抑えます。
このアーキテクチャは、エッジの高速スイッチングをサポートし、良好な EMI 性能を維持しながら、高周波数スイッチング条件下で高い効率を実現します。 DC 入力電圧 (VIN) 端の内部セラミック コンデンサは、小さく高速な AC 電流ループを維持するのに役立ち、それによって性能がさらに向上します。 Silent Switcher アーキテクチャは、独自の設計とパッケージング技術を利用して、非常に高い周波数での効率を最大化し、CISPR 25 クラス 5 のピーク EMI 制限をパスすることを可能にします。
さらに、アクティブ電圧ポジショニング (AVP) テクノロジーも使用されており、出力電圧は負荷電流に依存します。軽負荷時には、出力電圧調整値は公称値よりも高く、全負荷時には、出力電圧調整値は公称値よりも低くなります。 DC 負荷レギュレーションは、過渡性能を改善し、出力コンデンサの要件を最小限に抑えるために調整されています。
Silent Switcher 3 と過渡応答
過渡応答は、突然の負荷変化に応答する電圧レギュレータの能力を指し、ますます重要なパラメータとなっています。したがって、第 3 世代製品では、低周波ノイズ (10 Hz ～ 100 kHz) を最小限に抑えることに加えて、超高速過渡応答の提供にも重点を置いています。
信号プロセッサおよびシステム オン チップ (SoC) では、負荷過渡曲線の突然の変化が頻繁に発生するため、過渡応答に対する注目が高まっています。この負荷過渡現象は電源電圧への干渉を引き起こす可能性があり、このパラメータは高性能 RF 設計にとって重要です。たとえば、電源電圧が異なると、システム クロック周波数に重大な影響を与える可能性があります。
したがって、RF SoC は通常、負荷過渡時にブランキング時間を適用します。 5G アプリケーションでは、情報の品質は過渡期間のブランキング期間と密接に関係しています。したがって、電源に対する負荷過渡の影響を最小限に抑えると、システム レベルのパフォーマンスが向上します。
これらの目標を達成するために、シングルチップ Silent Switcher 3 デバイスは超高性能エラー アンプ設計を採用しており、積極的な補償の場合でもさらなる安定性を提供できます。最大スイッチング周波数が 4 メガヘルツ (MHz) であるため、IC は固定周波数ピーク電流制御モードで制御ループ帯域幅を約 100 kHz まで増やすことができます。さらに、複数の革新的なテクノロジーにより、過渡応答を妨げる微妙な要因も軽減できます。
負荷分離 - 一般的な設計では、1 V 負荷には送信回路と受信回路、局部発振器 (LO)、および電圧制御発振器 (VCO) が含まれます。周波数分割二重 (FDD) 動作中に、送信/受信負荷の負荷電流が突然変化する場合があります。一方、LOとVCOの負荷は一定ですが、高精度と低ノイズが要求されます。
これらのデバイスの高帯域幅特性により、設計者は 2 番目のインダクタ (L2) を介して動的負荷と静的負荷を分離できるため、レギュレータ IC から 2 つの重要な 1 V 負荷グループに電力を供給できます (図 2、上)。負荷過渡応答は速く、VOUT 偏差は最小限であり、静的負荷には影響しません (図 2、下)。